# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-233511

(43)Date of publication of application: 02.09.1998

H01L 29/786 (51)Int.CL G02F 1/136 H01L 29/41


H01L 21/336

(21)Application number: 09-037805 (71)Applicant: TOSHIBA CORP (22)Date of filing: (72)Inventor: SETO TOSHISUKE 21.02.1997

## (54) THIN FILM TRANSISTOR DEVICE, ITS MANUFACTURE, AND LIQUID CRYSTAL DISPLAY **DEVICE**

#### (57)Abstract:

PROBLEM TO BE SOLVED: To easily obtain an LDD having a desired length by forming the cross section of the first layer on a channel area side of a gate wiring layer having a two-layer structure in a forwardly tapered shape and that of the second layer on a surface side in a reversely tapered shape. SOLUTION: On a semiconductor layer 26, a TFT 17 forming a gate wiring layer having such a two-layer structure that the cross section of the first layer 28a composed of a first gate metal film is forwardly tapered at 30° and the cross section of a second layer 28b composed of a second gate metal film is reversely tapered at 30° and made of a molybdenum-tungsten alloy is provided. In addition, an auxiliary capacitive line 30 is formed flush with the wiring layer 28. Therefore, the number of manufacturing processes of a thin film transistor device can be reduced and a LDD having a desired length can be obtained easily without causing length dispersion, because ion doping can be performed simultaneously on an LDD area and a sourcedrain area in a self-aligning way through one time of doping process.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

## (19) 日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平10-233511

(43)公開日 平成10年(1998) 9月2日


(51) Int.Cl.*		識別記号	FI			
H01L	29/786		HOlL	29/78	617	K
G02F	1/136	500	G 0 2 F	1/136	500	
H01L	29/41		H01L 29/44 Z			
	21/336	·	29/78		616A	
				6 1 7 V		
			審查請	求 未請求	請求項の数7	OL (全 6 頁)
(21)出願番号		<b>特願平9-37805</b>	(71)出願	夏人 000003078 株式会社東芝		
(22)出顧日		平成9年(1997)2月21日				(18772乗事)
(CC) ELEM H		TM 5 T (1001) 2 /151 L	(72) 発明:	神奈川県川崎市幸区堀川町72番地 (72)発明者 瀬戸 俊祐		
			(10,)2,)			「目9番2号 株式
			ľ		<b>芝深谷電子工場</b>	
			(74)代理		大胡 典夫	•
				7,12	700 700	0.11.

### 

### (57)【要約】

【課題】 トップゲートn型TFTにおいて、所望長されてしまり、TF Tの移動度の低下あるいはばらつき更には、しきい値のばらつきを防止し、高移動度且つ安定した特性を有する TFTを得、ひいては液晶表示装置の表示品位向上を図ると共に、大型の液晶表示装置への適用を図る。

【解決手段】 第1層28a及び第2層28bを失々順 テーパ状及び逆テーパ状に形成してなるゲート配線層2 8をマスクとして、半導体層26上に1回のイオン・ドーピング工程によりLDD領域26-2及びソース領域 26-3、ドレイン領域26-4を自己整合的に形成 し、所望長さのLDD領域を有するTFTを得る。



16: 液晶表示装置 17: TFT 18: 717基板 21: 液晶素吹物 26: 羊薄体層 26: チネル領域 26-2: LDD領域 26-3: ゲス領域 26: ゲート 配線層 32: 画表電板 33: ドレナン電板 34: ゲス電板

#### 【特許讃求の範囲】

【請求項1】 絶縁性基板と、この絶縁性基板上に形成 されるポリシリコンからなるチャネル領域と、低濃度不 純物領域を介して前記チャネル領域を挟み前記ポリシリ コンを低抵抗化して成るソース・ドレイン領域と、ゲー ト絶縁膜を介し前記チャネル領域上に形成され前記チャ ネル領域側の第1層の断面が順テーパ形状であり表面側 の第2層の断面が逆テーバ形状の2層構造を有するゲー ト配線層と、層間絶縁膜を介し前記ソース・ドレイン領 域に接続されるソース・ドレイン配線層とを具備する事 10 を特徴とする薄膜トランジスタ装置。

【請求項2】 ゲート配線層にモリブデン (Mo)の合 金を用いる事を特徴とする請求項1に記載の薄膜トラン ジスタ装置。

【請求項3】 ゲート配線層の第1層のゲート絶縁膜と の界面での配線幅を a μm、第1層及び第2層の界面で の配線幅を b μ m、第2層の上面での層間絶縁膜との界 面での配線幅をcμmとした場合、c>a>bである事 を特徴とする請求項1あるいは請求項2のいずれかに記 載の薄膜トランジスタ装置。

【請求項4】 0.  $2 \mu m \le (c-a) \le 2 \mu m$ である 事を特徴とする請求項3に記載の薄膜トランジスタ装 置。

【請求項5】 絶縁性基板上にポリシリコン層及びゲー ト絶縁膜を形成する工程と、前記ゲート絶縁膜上に第1 のゲート金属膜を成膜する工程と、前記第1のゲート金 属膜上に第2のゲート金属膜を成膜する工程と、前記第 1のゲート金属膜の断面を順テーパ形状に加工すると共 に前記第2のゲート金属膜の断面を逆テーパ形状に加工 し2層構造のゲート配線層を形成する工程と、前記ゲー 30 ト配線層をマスクにして前記ポリシリコン層にイオンド ーピングし低濃度不純物領域及びソース・ドレイン領域 を同時に形成する工程と、を具備する事を特徴とする薄 膜トランジスタ装置の製造方法。

【請求項6】 第1のゲート金属膜及び第2のゲート金 属膜にモリブデン (Mo) の合金を用いる事を特徴とす る請求項5に記載の薄膜トランジスタ装置の製造方法。 【請求項7】 第1の絶縁性基板と、この第1の絶縁性 基板上にマトリクス状に配列される画素電極と、前記第 ャネル領域及び、低濃度不純物領域を介して前記チャネ ル領域を挟み前記ポリシリコンを低抵抗化して成るソー ス・ドレイン領域並びに、ゲート絶縁膜を介し前記チャ ネル領域上に形成され前記チャネル領域側の第1層の断 面が順テーパ形状であり表面側の第2層の断面が逆テー パ形状の2層構造を有するゲート配線層更に、層間絶縁 膜を介し前記ソース・ドレイン領域に接続されるソース ・ドレイン配線層を有し前記画素電極を駆動する薄膜ト ランジスタ装置とを有するアレイ基板と、

対向電極とを有し、前記アレイ基板に対向して配置され る対向基板と、

前記アレイ基板及び前記対向基板間に封入される液晶組 成物とを具備する事を特徴とする液晶表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ゲート絶縁膜を介 し半導体層上方にゲート配線層を有するトップゲート型 の薄膜トランジスタ装置及び薄膜トランジスタ装置の製 造方法並びにトップゲート型の薄膜トランジスタ装置を 駆動素子とするアクティブマトリクス型液晶表示装置に 関する。

#### [0002]

【従来の技術】半導体材料としてポリシリコンを用いた 薄膜トランジスタ装置(以下TFTと称する。)は、移 動度が数10~数100㎝ /Vsと高い事から、アク ティブマトリクス液晶表示装置の画素部の駆動素子や回 路部駆動素子として用いられる。そして画素部の駆動素 子として一般に用いられるトゥブゲート型のn型のポリ シリコンTFTに在っては、TFTがオフ状態の時にリ ーク電流を生じてしまうため、ソース及びドレイン間に かかる電界を緩和する様、チャネル層と高濃度の不純物 を有するドレイン領域との間に、微量に不純物を添加し た低濃度不純物 (以下LDDと称する。) 領域を設け て、リーク電流の低減を図っている。

【0003】この様なLDD領域を有するTFTは、従 来、図5に示すように製造されていた。即ち、

Ф図5(イ)に示す様にガラス基板1上に酸化シリコン (SiO,)からなるアンダーコート膜2を成膜した 後、、アモルファスシリコン膜を積層し、レーザアニー ルにより、アモルファスシリコン膜をポリシリコン膜に 結晶化し、マトリクス状にパターニングしポリシリコン 膜からなる半導体層3を形成する。

【0004】2205(ロ)に示す様にゲート絶縁膜4、 ゲート配線6を形成し、低ドーズにてリン(P<sup>+</sup>) イオ ンをドーピングし半導体層3にチャネル領域3-1、L DD領域3-2を形成する。

【0005】3005(ハ)に示す様にレジストマスク7 を形成し、高ドーズにてリン (P\*) イオンをドーピン - 1の絶縁性基板上に形成されるポリシリコンからなるチ - 40 ^ グし、半導体層 3 に n \* のソース・ドレイン領域 3 - 3 を形成する。

> 【0006】@図5(二)に示す様にマスク7を除去 し、層間絶縁膜8を形成する。

【0007】50図5(ホ)に示す様にコンタクトホール 10a、10bを形成し、ソース電極12、ドレイン電 極13を形成し、LDD領域を有するTFT14装置を 完成していた。

[0008]

【発明が解決しようとする課題】しかしながら上記従来 第2の絶縁基板と、との第2の絶縁基板上に形成される 50 のTFTにあっては、レジストマスクを用いてLDD領 域を形成することから、レジストマスク形成時のバターンの合わせずれ、及びゲート配線のサイドエッチング量のばらつきにより、LDD領域の長さを1~5μmの範囲内でしか制御できず、1μm以下の範囲での微細な長さ制御が不可能であり、LDD領域の長さのばらつきが大きくなり、ひいてはTFTの特性にばらつきを生じる一方、LDD領域の長さが長くなるとTFTは直列に抵抗を有する状況となり、移動度の低下を招き、液晶表示装置にあっては画面が部分的にしか表示されず、表示品位が着しく低下されてしまい特に大型のアクティブマト10リクス型液晶表示装置への適用が不能になる等の問題を生じていた。

【0009】そとで本発明は上記課題を除去するもので、LDD領域長の像細な制御が可能であり、安定した特性を有すると共に、移動度が高く大型アクティブマトリクス液晶表示装置にあっても良好な表示を得られる薄膜トランジスタ装置の製造方法並びに液晶表示装置を提供することを目的とする。

【課題を解決するための手段】本発明は上記課題を解決 20 するため、絶縁性基板と、この絶縁性基板上に形成されるポリシリコンからなるチャネル領域と、低濃度不純物領域を介して前記チャネル領域を挟み前記ポリシリコンを低抵抗化して成るソース・ドレイン領域と、ゲート絶縁膜を介し前記チャネル領域上に形成され前記チャネル領域側の第1層の断面が順テーバ形状であり表面側の第2層の断面が逆テーバ形状の2層構造を有するゲート配線層と、層間絶縁膜を介し前記ソース・ドレイン領域に接続されるソース・ドレイン配線層とを設けるものである。 30

【0011】又本発明は上記課題を解決するため、絶縁性基板上にポリシリコン層及びゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に第1のゲート金属膜を成膜する工程と、前記第1のゲート金属膜上に第2のゲート金属膜を成膜する工程と、前記第1のゲート金属膜の断面を順テーバ形状に加工すると共に前記第2のゲート金属膜の断面を逆テーバ形状に加工し2層構造のゲート配線層を形成する工程と、前記ゲート配線層をマスクにして前記ポリシリコン層にイオンドービングし低濃度不純物領域及びソース・ドレイン領域を同時に形成する工程とを実施するものである。

【0012】又本発明は上記課題を解決するため、第1の絶縁性基板と、この第1の絶縁性基板上にマトリクス状に配列される画素電極と、前記第1の絶縁性基板上に形成されるポリシリコンからなるチャネル領域及び、低濃度不純物領域を介して前記チャネル領域を挟み前記ポリシリコンを低抵抗化して成るソース・ドレイン領域並びに、ゲート絶縁膜を介し前記チャネル領域上に形成され前記チャネル領域側の第1層の断面が順テーバ形状であり表面側の第2層の断面が逆テーバ形状の2層構造を50

有するゲート配線圏更に、層間絶縁膜を介し前記ソース・ドレイン領域に接続されるソース・ドレイン配線圏を有し前記画素電極を駆動する薄膜トランジスタ装置とを有するアレイ基板と、第2の絶縁基板と、この第2の絶縁基板上に形成される対向電極とを有し、前記アレイ基板に対向して配置される対向基板と、前記アレイ基板及び前記対向基板間に封入される液晶組成物とを設けるものである。

【0013】上記構成により、所望の長さのLDDを容易に得る事ができ、薄膜トランジスタの移動度の低下を生じる事無くかつ特性の安定化を図り、表示品位の良好な液晶表示装置を得るものである。

#### [0014]

【発明の実施の形態】以下、本発明の実施の形態を図1 乃至図3を参照して説明する。16は、アクティブマト リクス型の液晶表示装置であり、駆動素子としてポリシ リコンの半導体層を有するトップゲート型のTFT17 を用いるアレイ基板18及び対向基板19の間に、配向 膜20a、20bを介して液晶組成物21を保持すると 共に偏光板22a、20bを有している。

【0015】 CCでアレイ基板18の第1の絶縁基板であるガラス基板23上の、酸化シリコン(SiO』)からなるアンダーコート層24上には、ボリシリコンからなるチャネル領域26-1、低ドーズのリン(P・)イオンがドーピングされるLDD領域26-2、高ドースのリン(P・)イオンがドーピングされるソース領域26-3、ドレイン領域26-4を有するn型の半導体層26がパターン形成され、この半導体層26上にはゲート絶縁膜27を介し第1のゲート金属膜である第1層28aの断面が30度の順テーバ形状であり第2のゲート金属膜である第2層28bの断面が30度の逆テーバ形状の2層構造を有するモリブデンータングステン合金(以下MoWと略称する。)からなるゲート配線層28が形成されてなるTFT17が設けられ、又ゲート配線層28と同一面上には、補助容量線30が形成されている

金属膜の断面を逆テーバ形状に加工し2層構造のゲート
配線層を形成する工程と、前記ゲート配線層をマスクに
して前記ポリシリコン層にイオンドービングし低濃度不
純物領域及びソース・ドレイン領域を同時に形成する工
程とを実施するものである。
【0016】更に層間絶縁膜31を介し画素電極32が
形成され、層間絶縁膜31上には信号線と一体のドレイ
ン電極33、ソース領域26-3及び画素電極32を接
続するソース電極34が形成され、コンタクトホール3
3a、34aを介しそれぞれドレイン領域26-4、ソ
ース領域26-3に接続されている。又36は保護膜で
ある。

【0017】一方対向基板19は、第2の絶縁基板であるガラス基板37の全面に対向電極38及び保護膜40を有し、アレイ基板18との間に液晶組成物21を封入し、液晶表示装置16を構成している。

【0018】次にアレイ基板18上のTFT17の製造 工程について述べる。

【0019】**の**図3(イ)に示す様に先ずガラス基板2

3上に酸化シリコン膜  $(SiO_1)$  からなるアンダーコート層24、アモルファスシリコン膜41を順次積層し、レーザアニールによりアモルファスシリコン膜41をポリシリコン膜に結晶化する。

【0020】 ②図3(ロ) に示す様に結晶化されたポリシリコン膜からなる半導体層26をマトリクス状にバターニングする。

【0021】②図3(ハ)に示す様にゲート絶縁膜27を100nm形成した後、スパッタリングによりMoWにてゲート配線層28の第1層28aを50nm形成し、一度大気にさらす。

【0022】@図3(二)に示す様にスパッタリングに よりMoWにてゲート配線層28の第2層28bを35 0 n m形成した後、等方性ドライエッチングにより、第 1層28aをゲート絶縁膜27との界面での配線幅aが 5μm、第2層28bとの界面での配線幅bが4.8μ mの順テーパ状に加工し、第2層28bを層間絶縁膜3 1との界面での配線幅 c が 6.2 μmの逆テーバ状に加 工してc>a>bとし、LDD領域26-2に対応する 領域においては第1層28 a及び第2層28 bによるゲ 20 ート配線層28の合計層厚が200nm以下となる様に 加工されている。この後、ゲート配線層28をマスクに して、半導体層26のLDD領域26-2、ソース領域 26-3及びドレイン領域26-4に同時に、自己活性 化条件を加速電圧50KeV、キャリア濃度5E16/ om とし、リン(P+)イオン・ドーピングを自己整合 的に行う。

【0023】毎図3(ホ)に示す様に、層間絶縁膜31 を形成する。

【0024】**6**図3(へ)に示す様に、コンタクトホー 30ル33a、34aを形成する。

【0025】の図3(ト)に示す様にソース電極31、ドレイン電極32を形成し、TFT16を完成する。
【0026】即ち、製造工程のにおいて、リン(P<sup>+</sup>)
イオンの場合、加速電圧50KeVでドーピングを行う
と、MoWのゲート配線層厚が200nm以下に加工される領域にあっては、イオンがゲート配線層28を突き抜ける事から、半導体層26のLDD領域26-2にゲート配線層28を突き抜けたリン(P+)イオンが打ち込まれ、1度のイオン・ドーピングにてLDD領域26-40-2とソース領域26-3及びドレイン領域26-4とが自動的に形成される事となる。

【0027】 この様な製造工程にて形成されたTFT1 いて、図4に示す様に、(c-a)が $0.2\mu m$ 以上で 7の移動度及びしきい値電圧の面内ばらつきを100点 測定した所、従来の製造工程にて形成されたTFTの移 動度が $20\sim100$  cm² / V s 、しきい値電圧が $1\sim6$  V といずれもばらつきが大きかったのに比し、移動度は  $10\sim130$  cm² / V s と高く且つばらつきも非常に 小さく、しきい値電圧も $2\sim4$  V と非常にばらつきが小 さく安定した特性を得られた。Bias Temper 50 の特性に応じて設定される(c-a)が $0.2\mu m$ 以上で あれば、しきい値電圧シフトを生じないことから、 $0.2\mu m$  ない  $0.2\mu m$  ない 0.

ature Stress(以下BTSと略称する。) 試験では、TFT17のゲートーソース間0Vバイアス、ドレインーソース間20Vバイアス、90℃、1000秒の条件で前後の移動度、しきい値電圧を比較した所、100個測定でいずれも移動度、しきい値電圧のシフトは見られ無かった。又、液晶表示装置16にあっては、画面上に非表示部分が現れる事が無く、良好な表示画像を得られた。

【0028】この様に構成すれば、ゲート配線層28の 第1層28a及び第2層28bの、所望のLDD領域に 相当する部分を、夫々順テーパ状及び逆テーパ状に形成 し、ドーピング時、テーバ状部分にあっては、リン (P <sup>†</sup> )イオンのドーピング濃度を低下することにより、レ ジストマスクを用いる事無く、1回のドーピング工程に てLDD領域26-2と、ソース領域26-3及びドレ イン領域26-4とを同時に自己整合的にイオン・ドー ピングでき、製造工程数を低減できる。これと共に、レ ジストマスクの合わせずれ及びゲート配線層のサイドエ ッチング量のばらつきにより従来生じていたLDD長の ばらつきを生じることもなく、従来に比しLDD長をよ り微細に制御可能であり所望のLDD長を容易に得ら れ、TFT17は高移動度を得られると共化、移動度や しきい値電圧のばらつきを生じる事無く安定した特性を 得られる。又との様に高移動度且つ特性の安定したなT FT17を用いた液晶表示装置16は画面に非表示部分 を生じる事が無く良好な表示品位を得られ、大型のアク ティブマトリクス型液晶表示装置への適用も可能とな る。

【0029】更にゲート配線層28を2層構造とし、第1層28a及び28bを夫々にテーバ形成する事により、LDD長の制御がより容易となる。

【0030】尚本発明は上記実施の形態に限られるもの でなく、その趣旨を変えない範囲での変更は可能であっ て、例えば、テーパの角度は限定されず、実験から、順 テーパ及び逆テーパのいずれにおいても20度~50度 の範囲で制御可能であるし、ゲート配線層の第1層のゲ ート絶縁膜との界面での配線幅aと、第2層の層間絶縁 膜との界面での配線幅cとの差(c-a)も任意である が、 (c-a) が2 μmより大きくなるとTFTの移動 度が小さくなると共に加工性が悪くなる一方、ゲート -ソース間0Vバイアス、ドレイン-ソース間20Vバイ アス、90°C、10000秒の条件でのBTS試験にお いて、図4に示す様に、(c-a)が0.2 μm以上で あれば、しきい値電圧シフトを生じないことから、0.  $2\mu \leq (a-b) \leq 2\mu m$ である事がより好ましい。 【0031】尚、ゲート配線層の第1層及び第2層の層 厚は、トータルとしてイオン・ドーピング時にチャネル 領域へのイオンの侵入をブロックできる範囲である一 方、工業的観点からは極力薄い方が望ましいが、TFT

され、例えば、ゲート配線層の電極材料としてMoWを 用い、フゥ素(F)系のガスを用いたドライエッチング にて形成する場合、テーパ角度を30度の条件でエッチ ングするとして、(c-a)の値を1.2μmとしよう とすると、第1層の層厚50nm、第2層の層厚350 nmとすれば良い。一般的には第1層の層厚を薄くする 一方、第1層及び第2層の層厚差が200nm以下では LDD長が小さく成り過ぎる半面、層厚差が500nm 以上では逆テーバ部を層間絶縁膜にてい被覆するのが難 しくなる事から、層厚差は、200~500 nm程度と 10 するのがより好ましい。

34.7

【0032】又、半導体層にイオン・ドーピングする際 の自己活性化条件等も、LDD領域及びソース・ドレイ ン領域を同時に形成できるよう、ゲート配線層のテーバ 部分をイオンが透過できる範囲であれば任意である。 [0033]

【発明の効果】以上説明したように本発明によれば、ト ップゲートn型のTFTにおいて、2層構造を有するゲ ート配線層の第1層を順テーパ形状とし、第2層を逆テ ーバ形状とすることにより、半導体層上に、レジストマ 20 スクを用いる事無く1回のドーピング工程にて、LDD 領域及び、ソース・ドレイン領域を同時に自己整合的に イオン・ドーピングでき、製造工程数の低減を図れると 共に、LDD長のばらつきを生じることもなく、従来に 比しLDD長をより微細に制御可能であり所望のLDD 長を容易に得られ、移動度の低下やばらつき、あるいは しきい値電圧のばらつきの無い、特性の安定したTFT を容易に得られる。更にこの様に高移動度且つ安定した 特性を有するTFTを液晶表示装置の駆動素子として用 いる事により、液晶表示装置にあっては良好な表示品位 30 28 a … 第1層 を得られ、大型のアクティブマトリクス型液晶表示装置 への適用も可能となる。

#### 【図面の簡単な説明】

【図1】本発明の実施の形態の液晶表示装置を示す概略\*

#### \*断面図である。

【図2】本発明の実施の形態のTFTを示す概略断面図 である。

【図3】本発明の実施の形態のTFTの製造工程を示 し、(イ)はそのアモルファスシリコン膜の結晶化時、 (ロ) はポリシリコン膜のパターニング時、(ハ) は第 1層形成時、(ニ)はテーパ形成後のゲート配線層を用 いたイオン・ドーピング時、(ホ)は層間絶縁膜形成 時、(へ)はコンタクトホール形成時、(ト)はソース 電極、ドレイン電極形成時を示す概略説明図である。 【図4】本発明によるTFTのゲート配線層の(ca) の値に対するしきい値電圧シフト量を示すグラフで ある。

【図5】従来のTFTの製造工程を示し、(イ)はその ポリシリコン膜のパターニング時、(ロ)はLDD領域 形成時、(ハ)はソース・ドレイン領域形成時を示す概 略説明図である。

#### 【符号の説明】

16…液晶表示装置

17...TFT

18…アレイ基板

19…対向基板

21…液晶組成物

26…半導体層

26-1…チャネル領域

26-2…LDD領域

26-3…ソース領域

26-4…ドレイン領域

28…ゲート配線層


28b…第2層

32…画素電極

33…ドレイン電極

34…ソース電極

【図2】



【図4】

